'김대리들을 위한 하드웨어 기술공유'에 해당되는 글 87건

  1. 2011.01.06 IP 패킷의 헤더 구조
  2. 2010.12.30 OP AMP의 기본 동작 4
  3. 2010.12.21 DDR3 SDRAM의 동작원리 - DYNAMIC ODT
2011. 1. 6. 02:05

IP 패킷의 헤더 구조

[정보통신]/근거리 통신

TCP/IP의 계층 구조에 있어서 제2계층인 네트워크계층의 헤더 구조를 살펴본다.

네트워크계층에서 사용되는 프로토콜은 IP, ARP, ICMP등이 있으며 통신에서 addressing을 담당하고
있다.

데이터 단위는 패킷이라 하며 패킷의 앞부분에 32x6bit size의 헤더가 포함되어있다.


- VERSION
   IPv4용 패킷인지 IPv6용 패킷인지 식별
- HEADER LENGTH
   IP OPTIONS가 필수항목이 아니기 때문에 전체 header의 길이는 가변적이다.
   그래서 header의 길이를 명시한다.
- SERVICE TYPE
   중요한 데이터인지, 우선적으로 보내야하는 데이터인지 명시
- TOTAL LENGTH
   header + data의 길이, maximum trasmit unit = 65,536byte
- IDENTIFICATION
   송신할 데이터가 1,518byte이상일 경우 여러조각으로 분할하여 전송하게 되는데 이때 이 조각들이
   하나의 데이터에서 분할된것임을 나타내는 식별 번호
- FLAGS
   분할할 수 없는 데이터인지 명시
- FRAGMENT OFFSET
   IDENTIFICATION에서 분할된 순서, 이 순서들을 이용하여 수신측에서 re-assemble한다.
- TIME TO LIVE
   통신망에서 데이터의 폭주를 방지하기 위해 1~255사이의 정수를 표시하여 한 개의 라우터를 지나면서
   -1씩 차감하게 된다. 이 숫자가 계속 차감되어 0이되면 이 패킷은 라우터에서 버림이 발생하고 해당
   메세지가 송신측으로 보내어진다.
- TYPE
   전송계층(TCP계층)에서 사용될 프로토콜 번호. 1(ICMP), 6(TCP), 17(UDP)
- HEADER CHECKSUM
   헤더 전체의 checksum.
- SOURCE IP ADDRESS
- DESTINATION IP ADDRESS
- IP OPTIONS
   네트워크 관리
- PADDING
   IP OPTIONS가 32bit를 채우지 못할경우 0을 채워 넣는다. 

저작자표시 비영리 변경금지

'[정보통신] > 근거리 통신' 카테고리의 다른 글

IEEE 802 STANDARD  (0) 2011.01.07
TCP 헤더의 구조  (0) 2011.01.07
ICMP란?  (0) 2009.10.14
WiMAX 기술  (0) 2009.09.26
Posted by nooriry
2010. 12. 30. 15:40

OP AMP의 기본 동작

[HARDWARE]/DEVICES

매일봐도 헷갈리는 OP AMP.

네이버의 지식iN을 검색하던 중 kdsgo님이 답변을 다신 내용을 봤는데 간결하게 설명을 잘 해주셨습니다.

그 내용을 본 포스트에 정리하며 네이버 지식iN에 올라왔던 해당 질문과 답변의 전문도 마지막에
올립니다.

[질문 내용]
아래의 회로에서 입력전원(Vi)이 0보다 클 때와 작을 때에 D1과 D2가 어떻게 동작하는가?


[답변 내용]
- OP AMP를 해석할 때 가장 중요한 사항은 '두 입력 (-), (+)이 같은 전압이 되려는 쪽으로
   출력이 결정된다'라는 것이다.
- 이것을 가상 쇼트라고 한다.

- (+)가 GND에 연결되어 있으므로 (-)도 0V의 전위를 갖는다.

- 입력전압의 상태에 따른 출력전압과 다이오드들의 상태는 다음과 같다.
 입력 전압 출력 전압 다이오드의 상태 
 Vi > 0 (-)가 0 이 되기위해 - D1 : 도통, D2 : OFF
 Vi < 0 (-)가 0 이 되기위해 + D1 : OFF, D2 : 도통

[응용]
다른 회로로 한번 살펴보겠습니다.

A와 B 지점의 전압에 따라서 Q1이 어떻게 동작 할까요?

D1에 의해 B지점의 전압이 결정된 상태에서
B<A이면 A전압이 B전압으로 낮춰지려는 쪽으로 출력되므로 Q1은 OFF.
B>A이면 A전압이 B전압으로 높아지려는 쪽으로 출력되므로 Q1은 ON.

kdsgo님께서 설명해 주신 방법으로 이해하니까 매일 헷갈리던 OP AMP회로가 쉬워졌습니다.

다시 한 번 답변자분께 감사드립니다.

[질문과 답변의 전문]



[출처]
http://kin.naver.com/qna/detail.nhn?d1id=11&dirId=1118&docId=122458904
- NAVER 지식iN -

저작자표시 비영리 변경금지

'[HARDWARE] > DEVICES' 카테고리의 다른 글

MOSFET의 동작원리와 특징 및 활용 - ②  (8) 2011.10.13
MOSFET의 동작원리와 특징 및 활용 - ①  (0) 2011.10.12
회로 보호 소자, THYRISTOR  (0) 2009.09.25
회로 보호 소자, TVS DIODE  (0) 2009.09.25
Posted by nooriry
2010. 12. 21. 12:24

DDR3 SDRAM의 동작원리 - DYNAMIC ODT

[HARDWARE]/CORE

이제 DDR2의 시대는 무르익다 못해 완숙했으며 바야흐로 DDR3의 시대가 도래했다.
기존의 DDR1, DDR2와 비교하여 DDR3에 새로이 적용되는 기술을 살펴보고 정확히 이해하여 시스템을
설계할 수 있어야겠다.

1. DDR3 SDRAM에 적용된 새로운 기능
   가. ZQ CALIBRATION
   나. DYNAMIC ODT
   다. PREFETCH, /RESET, Reference VOLTAGE and ETC

상기의 function들에 대하여 하나씩 검토하기로 한다.

☞ DDR3 SDRAM의 동작원리 - ZQ CALIBRATION
☞ DDR3 SDRAM의 동작원리 - RESET, 8bit PREFETCH

혹시 DDR1, DDR2 SDRAM에 대해서 학습이 필요하신 분은 본 블로그의 다른 포스트들을 먼저
숙지하시고 이 포스트를 접하셨으면 한다.

2. DYNAMIC ODT의 개요
   ODT(On Die Termination)란 무엇인가에 대해선 이전의 DDR2 SDRAM관련 포스팅에서
   설명했으므로 그 부분은 생략하기로 한다.

   DDR3에서 데이터 버스의 속도는 더 증가했고 그래서 signal integrity는 더더욱 중요하게 되었다.
   한 시스템 안에 다수의 DRAM device가 있는경우 device를 READ할 때 보다 WRITE할 때 reflect되는
   noise도 더 많이 발생한다.
   그래서 DDR3는 DRAM device에 데이터를 WRITE하면서 termination impedance를 제어하는 것에대해
   고려하게 되었다.

3. DYNAMIC ODT의 설정
   - Mode register(MR1)에 의해 ODT기능이 enable되고 ODT pin이 high가 되면 ODT기능이 활성화 된다.
   - 3개의 Rtt에 의해서 termination 저항값이 enable/disable되고 value가 정해진다.
   - 다음 그림은 MR1 register이다.



   - x16 device의 경우 DQS, DQS#, DM, DQ들이 terminate되고 x8 device의 경우엔 TDQS까지 terminate
      된다.
   - DDR3에서 ODT는 다음의 2가지 모드가 있다.
      ① NORMAL MODE
          MR1 register의 Rtt_nom에 의해서 세팅되는 일반적인 ODT이다.
          Device의 standby상태와 WRITE상태에 적용된다.
      ② DYNAMIC MODE
          MR2 register의 Rtt_wr에 의해서 세팅되는 Dynamic ODT이다.
          Device에 writing하는 경우에만 적용된다.
   - 다음 그림들은 MR2 register를 보여준다.



4. DYNAMIC ODT의 동작
   - Rtt_nom과 Rtt_wr이 활성화 되어 있으면 DDR3 DRAM device가 wirte동작을 수행할 때
      termination value가 Rtt_nom의 값에서 Rtt_wr의 값으로 변경이 된다.
   - Device의 WRITE 동작이 끝나면 termination value는 Rtt_wr의 값에서 Rtt_nom의 값으로
      되돌아간다.
   - 이 일련의 동작들은 추가적인 MRS command의 수행없이 이뤄진다.
      그래서 data bus가 idle하게 되는 시간을 줄일 수 있고 bus scheduling이 향상되는 이점이있다.


[참고]
DDR3 Dynamic On-Die Termination
- MICRON -

저작자표시 비영리 변경금지

'[HARDWARE] > CORE' 카테고리의 다른 글

NAND FLASH의 구조와 특징  (11) 2012.09.12
DDR3 SDRAM의 동작원리 - RESET, 8bit PREFETCH  (1) 2011.01.06
DDR3 SDRAM의 동작원리 - ZQ CALIBRATION  (0) 2010.12.17
DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY  (2) 2009.10.15
Posted by nooriry

티스토리툴바