'DDR2 동작원리'에 해당되는 글 4건
- 2009.10.15 DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY 2
- 2009.10.12 DDR2 SDRAM의 동작원리 - OCD
- 2009.10.09 DDR2 SDRAM의 동작원리 - ODT 15
2009. 10. 15. 12:42
DDR2 SDRAM에 새로이 적용된 기술들을 살펴보고 기존 DRAM들과의 차이점을 확인한다.
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하였고 이번 포스트가 그 마지막이 되겠다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - OCD
2. DDR SDRAM의 문제점
DDR SDRAM에서의 single read 동작은 다음과 같았다.
가. 'ACT'로 bank를 활성화
나. 'ACT'후 tRCD time이 지나고 선택된 bank에 대해 'READ'명령어 입력
다. 'READ'후 CL time이 지나고 DQ를 latch
하지만 multiple하게 read/wirte가 실행된다면 아래 그림처럼 첫번째의 파란색 RAS신호('ACT')후
tRCD time뒤에 파란색의 CAS신호 ('READ'나 'WRIT')가 나와야 하는데 그렇게 되면 세번째의 노란색
RAS('ACT')신호와 파란색의 CAS('WRIT')신호가 충돌하게 된다.
그 충돌을 피하기 위해 세번째의 노란색 RAS신호는 one clock delay후에 진행되며 그 결과 DQ의
중간에 empty space가생긴다.
이는 command/data bus의 효율을 떨어뜨리고 bandwidth가 감소되는 이유가 된다.
3. DDR2 SDRA에서의 성능 향상
가. RAS신호 바로 뒤나 tRCD time내에선 언제든지 CAS신호를 붙일수 있도록 하여 성능의 향상을
꾀했다.
나. CAS신호가 입력되면 AL time뒤에 CL이 있고 그 뒤에 DQ가 latch되는 것이다.
아래의 그림에서 보듯이 명령어 처리가 매우 단순해지고 empty space가 사라졌음을 확인할 수
있다.
되는 것이다.
라. AL(Additive Latency)를 변경하면서 그에따른 Posted CAS의 위치가 결정되며 이는 아래
Read Latency의 예에서 볼 수 있다.
마. AL의 값은 EMRS register에서 세팅한다.
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
HOW TO USE DDR SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하였고 이번 포스트가 그 마지막이 되겠다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - OCD
2. DDR SDRAM의 문제점
DDR SDRAM에서의 single read 동작은 다음과 같았다.
가. 'ACT'로 bank를 활성화
나. 'ACT'후 tRCD time이 지나고 선택된 bank에 대해 'READ'명령어 입력
다. 'READ'후 CL time이 지나고 DQ를 latch
하지만 multiple하게 read/wirte가 실행된다면 아래 그림처럼 첫번째의 파란색 RAS신호('ACT')후
tRCD time뒤에 파란색의 CAS신호 ('READ'나 'WRIT')가 나와야 하는데 그렇게 되면 세번째의 노란색
RAS('ACT')신호와 파란색의 CAS('WRIT')신호가 충돌하게 된다.
그 충돌을 피하기 위해 세번째의 노란색 RAS신호는 one clock delay후에 진행되며 그 결과 DQ의
중간에 empty space가생긴다.
이는 command/data bus의 효율을 떨어뜨리고 bandwidth가 감소되는 이유가 된다.
3. DDR2 SDRA에서의 성능 향상
가. RAS신호 바로 뒤나 tRCD time내에선 언제든지 CAS신호를 붙일수 있도록 하여 성능의 향상을
꾀했다.
나. CAS신호가 입력되면 AL time뒤에 CL이 있고 그 뒤에 DQ가 latch되는 것이다.
아래의 그림에서 보듯이 명령어 처리가 매우 단순해지고 empty space가 사라졌음을 확인할 수
있다.
되는 것이다.
라. AL(Additive Latency)를 변경하면서 그에따른 Posted CAS의 위치가 결정되며 이는 아래
Read Latency의 예에서 볼 수 있다.
마. AL의 값은 EMRS register에서 세팅한다.
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
HOW TO USE DDR SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
'[HARDWARE] > CORE' 카테고리의 다른 글
| DDR3 SDRAM의 동작원리 - DYNAMIC ODT (0) | 2010.12.21 |
|---|---|
| DDR3 SDRAM의 동작원리 - ZQ CALIBRATION (0) | 2010.12.17 |
| DDR2 SDRAM의 동작원리 - OCD (0) | 2009.10.12 |
| DDR2 SDRAM의 동작원리 - ODT (15) | 2009.10.09 |
2009. 10. 12. 13:55
DDR2 SDRAM에 새로이 적용된 기술들을 살펴보고 기존 DRAM들과의 차이점을 확인한다.
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. OCD의 개요
가. DRAM의 내부에 있는 출력측 driver의 임피던스를 조정하여 신호의 전압을 조정하는 것.
나. 전압 조정을 통하여 출력 신호의 pull-up 저항값과 pull-down 저항값을 동일하게 만드는 것.
3. DQS와 /DQS의 drive 성능 관계
가. DQS와 /DQS의 drive performance가 같다면 DQS의 중간 레벨과 /DQS의 중간 레벨이 교차하게
된다.
나. DQS와 /DQS의 drive performance가 같지 않다면 아래의 그림처럼 DQS와 /DQS가 교차하는 지점이
중간 레벨이 아니게 된다.
4. DQS와 /DQS의 valid data window
가. DDR2에선 I/O data의 reference clock으로 DQS와 /DQS의 cross point를 사용한다.
나. Memory controller는 DQS, /DQS의 reference clock에 동기된 DQ로 부터 data를 latch 한다.
다. VREF 신호레벨을 기준으로 DQ의 high, low를 판별하게 된다.
라. DQS, /DQS의 drive performace가 서로 다를때 형성되는 window는 VREF와 DQ가 만드는
valid window보다 작게된다.
마. DQ와 DQS간의 skew는 data가 latch되는 시간이 줄어드는 결과를 초래한다.
5. OCD의 기능
가. OCD는 DRAM의 내부 output driver의 임피던스값을 조절할 수 있고 이는 DQ, DQS 그리고 /DQS의
전압을 조절하는 기능이다.
나. DQS, /DQS간의 cross point가 있고 VREF와 DQ간의 cross point가 있는데 optimize를 통하여
이 cross point간의 skew를 최소화 하게 한다.
다. 결과적으로 valid data window의 size는 최대가 되어 data를 latch하는 시간을 최대한으로 보장하게
된다.
6. OCD 세팅
가. DRAM의 drive mode에서 임피던스 측정. (SSTL_18일 경우 18±3Ω)
나. DRAM의 adjustment mode에서 임피던스 수정
다. 적절한 임피던스가 될 때까지 상기 항목을 반복
라. DDR2에서 임피던스값의 측정/비교하는 기능은 없기 때문에 외부 계측기가 필요하며 이 OCD
세팅은 EMRS 레지스터를 통하여 가능하다.
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. OCD의 개요
가. DRAM의 내부에 있는 출력측 driver의 임피던스를 조정하여 신호의 전압을 조정하는 것.
나. 전압 조정을 통하여 출력 신호의 pull-up 저항값과 pull-down 저항값을 동일하게 만드는 것.
3. DQS와 /DQS의 drive 성능 관계
가. DQS와 /DQS의 drive performance가 같다면 DQS의 중간 레벨과 /DQS의 중간 레벨이 교차하게
된다.
나. DQS와 /DQS의 drive performance가 같지 않다면 아래의 그림처럼 DQS와 /DQS가 교차하는 지점이
중간 레벨이 아니게 된다.
4. DQS와 /DQS의 valid data window
가. DDR2에선 I/O data의 reference clock으로 DQS와 /DQS의 cross point를 사용한다.
나. Memory controller는 DQS, /DQS의 reference clock에 동기된 DQ로 부터 data를 latch 한다.
다. VREF 신호레벨을 기준으로 DQ의 high, low를 판별하게 된다.
라. DQS, /DQS의 drive performace가 서로 다를때 형성되는 window는 VREF와 DQ가 만드는
valid window보다 작게된다.
마. DQ와 DQS간의 skew는 data가 latch되는 시간이 줄어드는 결과를 초래한다.
5. OCD의 기능
가. OCD는 DRAM의 내부 output driver의 임피던스값을 조절할 수 있고 이는 DQ, DQS 그리고 /DQS의
전압을 조절하는 기능이다.
나. DQS, /DQS간의 cross point가 있고 VREF와 DQ간의 cross point가 있는데 optimize를 통하여
이 cross point간의 skew를 최소화 하게 한다.
다. 결과적으로 valid data window의 size는 최대가 되어 data를 latch하는 시간을 최대한으로 보장하게
된다.
6. OCD 세팅
가. DRAM의 drive mode에서 임피던스 측정. (SSTL_18일 경우 18±3Ω)
나. DRAM의 adjustment mode에서 임피던스 수정
다. 적절한 임피던스가 될 때까지 상기 항목을 반복
라. DDR2에서 임피던스값의 측정/비교하는 기능은 없기 때문에 외부 계측기가 필요하며 이 OCD
세팅은 EMRS 레지스터를 통하여 가능하다.
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
'[HARDWARE] > CORE' 카테고리의 다른 글
| DDR3 SDRAM의 동작원리 - ZQ CALIBRATION (0) | 2010.12.17 |
|---|---|
| DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY (2) | 2009.10.15 |
| DDR2 SDRAM의 동작원리 - ODT (15) | 2009.10.09 |
| DDR2 SDRAM의 동작원리 - 4bit PREFETCH (0) | 2009.10.09 |
2009. 10. 9. 15:08
DDR2 SDRAM에 새로이 적용된 기술들을 살펴보고 기존 DRAM들과의 차이점을 확인한다.
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - OCD
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. ODT
가. SIGNAL REFLECTION
전기적 신호가 전송선로를 따라서 진행하다가 선로의 끝에 부딫히면 신호가 반사되게 되며 이는
noise가 되어서 선로의 신호품질을 떨어뜨리게 된다.
이 신호의 reflection을 방지하기 위해 선로의 끝 부분에 적절한 값의 termination 저항을 사용하여
임피던스를 맞춰줘야 했다.
나. TERMINATION 저항
전송 선로의 끝 부분에 termination 저항을 붙여서 임피던스를 맞추는 방법은 신호의 반사를
막을 수 있었다.
하지만 DDR2 SDRAM이 동작하는 아주 높은 주파수에선 더이상 적합한 방법이 아니다.
아래의 그림처럼 DRAM2에 인가된 신호는 다시 DRAM1쪽으로 반사가되며 이는 DRAM1이
실제로 원하는 신호에 영향을 주게 된다.
제어할 필요가 생겼고 그 기술이 ODT 이다.
다. ODT
ODT 기술은 DRAM 내부에 termination 저항을 넣어서 제어함으로써 전송선로의 임피던스를
맞춰주는 기술이다.
선로의 임피던스를 맞춰줌으로써 신호가 DRAM2에서 반사되어 나오지 못하도록 하는 것이다.
ODT의 장점은 외부에 termination 저항을 다는것 보다 패턴들의 수를 줄일 수 있어서 패턴에 의한
영향이 적다는 것이며 부품의 숫자가 줄어들어서 비용적, 면적면에서도 장점이 있다.
ON/OFF도 제어할 수 있다.
ODT로 설정 가능한 저항값은 ∞, 50Ω, 75Ω, 150Ω 이 있으며 이 값들은 EMRS 레지스터를 통하여
설정 할 수 있다.
라. ODT의 구조
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - OCD
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. ODT
가. SIGNAL REFLECTION
전기적 신호가 전송선로를 따라서 진행하다가 선로의 끝에 부딫히면 신호가 반사되게 되며 이는
noise가 되어서 선로의 신호품질을 떨어뜨리게 된다.
이 신호의 reflection을 방지하기 위해 선로의 끝 부분에 적절한 값의 termination 저항을 사용하여
임피던스를 맞춰줘야 했다.
나. TERMINATION 저항
전송 선로의 끝 부분에 termination 저항을 붙여서 임피던스를 맞추는 방법은 신호의 반사를
막을 수 있었다.
하지만 DDR2 SDRAM이 동작하는 아주 높은 주파수에선 더이상 적합한 방법이 아니다.
아래의 그림처럼 DRAM2에 인가된 신호는 다시 DRAM1쪽으로 반사가되며 이는 DRAM1이
실제로 원하는 신호에 영향을 주게 된다.
제어할 필요가 생겼고 그 기술이 ODT 이다.
다. ODT
ODT 기술은 DRAM 내부에 termination 저항을 넣어서 제어함으로써 전송선로의 임피던스를
맞춰주는 기술이다.
선로의 임피던스를 맞춰줌으로써 신호가 DRAM2에서 반사되어 나오지 못하도록 하는 것이다.
ODT의 장점은 외부에 termination 저항을 다는것 보다 패턴들의 수를 줄일 수 있어서 패턴에 의한
영향이 적다는 것이며 부품의 숫자가 줄어들어서 비용적, 면적면에서도 장점이 있다.
ON/OFF도 제어할 수 있다.
ODT로 설정 가능한 저항값은 ∞, 50Ω, 75Ω, 150Ω 이 있으며 이 값들은 EMRS 레지스터를 통하여
설정 할 수 있다.
라. ODT의 구조
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
'[HARDWARE] > CORE' 카테고리의 다른 글
| DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY (2) | 2009.10.15 |
|---|---|
| DDR2 SDRAM의 동작원리 - OCD (0) | 2009.10.12 |
| DDR2 SDRAM의 동작원리 - 4bit PREFETCH (0) | 2009.10.09 |
| DDR2 SDRAM Layout Guide (1) | 2009.09.29 |
