'ODT'에 해당되는 글 3건
- 2010.12.21 DDR3 SDRAM의 동작원리 - DYNAMIC ODT
- 2009.10.12 DDR2 SDRAM의 동작원리 - OCD
- 2009.10.09 DDR2 SDRAM의 동작원리 - ODT 15
2010. 12. 21. 12:24
이제 DDR2의 시대는 무르익다 못해 완숙했으며 바야흐로 DDR3의 시대가 도래했다.
기존의 DDR1, DDR2와 비교하여 DDR3에 새로이 적용되는 기술을 살펴보고 정확히 이해하여 시스템을
설계할 수 있어야겠다.
1. DDR3 SDRAM에 적용된 새로운 기능
가. ZQ CALIBRATION
나. DYNAMIC ODT
다. PREFETCH, /RESET, Reference VOLTAGE and ETC
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR3 SDRAM의 동작원리 - ZQ CALIBRATION
☞ DDR3 SDRAM의 동작원리 - RESET, 8bit PREFETCH
혹시 DDR1, DDR2 SDRAM에 대해서 학습이 필요하신 분은 본 블로그의 다른 포스트들을 먼저
숙지하시고 이 포스트를 접하셨으면 한다.
2. DYNAMIC ODT의 개요
ODT(On Die Termination)란 무엇인가에 대해선 이전의 DDR2 SDRAM관련 포스팅에서
설명했으므로 그 부분은 생략하기로 한다.
DDR3에서 데이터 버스의 속도는 더 증가했고 그래서 signal integrity는 더더욱 중요하게 되었다.
한 시스템 안에 다수의 DRAM device가 있는경우 device를 READ할 때 보다 WRITE할 때 reflect되는
noise도 더 많이 발생한다.
그래서 DDR3는 DRAM device에 데이터를 WRITE하면서 termination impedance를 제어하는 것에대해
고려하게 되었다.
3. DYNAMIC ODT의 설정
- Mode register(MR1)에 의해 ODT기능이 enable되고 ODT pin이 high가 되면 ODT기능이 활성화 된다.
- 3개의 Rtt에 의해서 termination 저항값이 enable/disable되고 value가 정해진다.
- 다음 그림은 MR1 register이다.
- x16 device의 경우 DQS, DQS#, DM, DQ들이 terminate되고 x8 device의 경우엔 TDQS까지 terminate
된다.
- DDR3에서 ODT는 다음의 2가지 모드가 있다.
① NORMAL MODE
MR1 register의 Rtt_nom에 의해서 세팅되는 일반적인 ODT이다.
Device의 standby상태와 WRITE상태에 적용된다.
② DYNAMIC MODE
MR2 register의 Rtt_wr에 의해서 세팅되는 Dynamic ODT이다.
Device에 writing하는 경우에만 적용된다.
- 다음 그림들은 MR2 register를 보여준다.
4. DYNAMIC ODT의 동작
- Rtt_nom과 Rtt_wr이 활성화 되어 있으면 DDR3 DRAM device가 wirte동작을 수행할 때
termination value가 Rtt_nom의 값에서 Rtt_wr의 값으로 변경이 된다.
- Device의 WRITE 동작이 끝나면 termination value는 Rtt_wr의 값에서 Rtt_nom의 값으로
되돌아간다.
- 이 일련의 동작들은 추가적인 MRS command의 수행없이 이뤄진다.
그래서 data bus가 idle하게 되는 시간을 줄일 수 있고 bus scheduling이 향상되는 이점이있다.
[참고]
DDR3 Dynamic On-Die Termination
- MICRON -
기존의 DDR1, DDR2와 비교하여 DDR3에 새로이 적용되는 기술을 살펴보고 정확히 이해하여 시스템을
설계할 수 있어야겠다.
1. DDR3 SDRAM에 적용된 새로운 기능
가. ZQ CALIBRATION
나. DYNAMIC ODT
다. PREFETCH, /RESET, Reference VOLTAGE and ETC
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR3 SDRAM의 동작원리 - ZQ CALIBRATION
☞ DDR3 SDRAM의 동작원리 - RESET, 8bit PREFETCH
혹시 DDR1, DDR2 SDRAM에 대해서 학습이 필요하신 분은 본 블로그의 다른 포스트들을 먼저
숙지하시고 이 포스트를 접하셨으면 한다.
2. DYNAMIC ODT의 개요
ODT(On Die Termination)란 무엇인가에 대해선 이전의 DDR2 SDRAM관련 포스팅에서
설명했으므로 그 부분은 생략하기로 한다.
DDR3에서 데이터 버스의 속도는 더 증가했고 그래서 signal integrity는 더더욱 중요하게 되었다.
한 시스템 안에 다수의 DRAM device가 있는경우 device를 READ할 때 보다 WRITE할 때 reflect되는
noise도 더 많이 발생한다.
그래서 DDR3는 DRAM device에 데이터를 WRITE하면서 termination impedance를 제어하는 것에대해
고려하게 되었다.
3. DYNAMIC ODT의 설정
- Mode register(MR1)에 의해 ODT기능이 enable되고 ODT pin이 high가 되면 ODT기능이 활성화 된다.
- 3개의 Rtt에 의해서 termination 저항값이 enable/disable되고 value가 정해진다.
- 다음 그림은 MR1 register이다.
- x16 device의 경우 DQS, DQS#, DM, DQ들이 terminate되고 x8 device의 경우엔 TDQS까지 terminate
된다.
- DDR3에서 ODT는 다음의 2가지 모드가 있다.
① NORMAL MODE
MR1 register의 Rtt_nom에 의해서 세팅되는 일반적인 ODT이다.
Device의 standby상태와 WRITE상태에 적용된다.
② DYNAMIC MODE
MR2 register의 Rtt_wr에 의해서 세팅되는 Dynamic ODT이다.
Device에 writing하는 경우에만 적용된다.
- 다음 그림들은 MR2 register를 보여준다.
4. DYNAMIC ODT의 동작
- Rtt_nom과 Rtt_wr이 활성화 되어 있으면 DDR3 DRAM device가 wirte동작을 수행할 때
termination value가 Rtt_nom의 값에서 Rtt_wr의 값으로 변경이 된다.
- Device의 WRITE 동작이 끝나면 termination value는 Rtt_wr의 값에서 Rtt_nom의 값으로
되돌아간다.
- 이 일련의 동작들은 추가적인 MRS command의 수행없이 이뤄진다.
그래서 data bus가 idle하게 되는 시간을 줄일 수 있고 bus scheduling이 향상되는 이점이있다.
[참고]
DDR3 Dynamic On-Die Termination
- MICRON -
'[HARDWARE] > CORE' 카테고리의 다른 글
| NAND FLASH의 구조와 특징 (11) | 2012.09.12 |
|---|---|
| DDR3 SDRAM의 동작원리 - RESET, 8bit PREFETCH (1) | 2011.01.06 |
| DDR3 SDRAM의 동작원리 - ZQ CALIBRATION (0) | 2010.12.17 |
| DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY (2) | 2009.10.15 |
2009. 10. 12. 13:55
DDR2 SDRAM에 새로이 적용된 기술들을 살펴보고 기존 DRAM들과의 차이점을 확인한다.
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. OCD의 개요
가. DRAM의 내부에 있는 출력측 driver의 임피던스를 조정하여 신호의 전압을 조정하는 것.
나. 전압 조정을 통하여 출력 신호의 pull-up 저항값과 pull-down 저항값을 동일하게 만드는 것.
3. DQS와 /DQS의 drive 성능 관계
가. DQS와 /DQS의 drive performance가 같다면 DQS의 중간 레벨과 /DQS의 중간 레벨이 교차하게
된다.
나. DQS와 /DQS의 drive performance가 같지 않다면 아래의 그림처럼 DQS와 /DQS가 교차하는 지점이
중간 레벨이 아니게 된다.
4. DQS와 /DQS의 valid data window
가. DDR2에선 I/O data의 reference clock으로 DQS와 /DQS의 cross point를 사용한다.
나. Memory controller는 DQS, /DQS의 reference clock에 동기된 DQ로 부터 data를 latch 한다.
다. VREF 신호레벨을 기준으로 DQ의 high, low를 판별하게 된다.
라. DQS, /DQS의 drive performace가 서로 다를때 형성되는 window는 VREF와 DQ가 만드는
valid window보다 작게된다.
마. DQ와 DQS간의 skew는 data가 latch되는 시간이 줄어드는 결과를 초래한다.
5. OCD의 기능
가. OCD는 DRAM의 내부 output driver의 임피던스값을 조절할 수 있고 이는 DQ, DQS 그리고 /DQS의
전압을 조절하는 기능이다.
나. DQS, /DQS간의 cross point가 있고 VREF와 DQ간의 cross point가 있는데 optimize를 통하여
이 cross point간의 skew를 최소화 하게 한다.
다. 결과적으로 valid data window의 size는 최대가 되어 data를 latch하는 시간을 최대한으로 보장하게
된다.
6. OCD 세팅
가. DRAM의 drive mode에서 임피던스 측정. (SSTL_18일 경우 18±3Ω)
나. DRAM의 adjustment mode에서 임피던스 수정
다. 적절한 임피던스가 될 때까지 상기 항목을 반복
라. DDR2에서 임피던스값의 측정/비교하는 기능은 없기 때문에 외부 계측기가 필요하며 이 OCD
세팅은 EMRS 레지스터를 통하여 가능하다.
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. OCD의 개요
가. DRAM의 내부에 있는 출력측 driver의 임피던스를 조정하여 신호의 전압을 조정하는 것.
나. 전압 조정을 통하여 출력 신호의 pull-up 저항값과 pull-down 저항값을 동일하게 만드는 것.
3. DQS와 /DQS의 drive 성능 관계
가. DQS와 /DQS의 drive performance가 같다면 DQS의 중간 레벨과 /DQS의 중간 레벨이 교차하게
된다.
나. DQS와 /DQS의 drive performance가 같지 않다면 아래의 그림처럼 DQS와 /DQS가 교차하는 지점이
중간 레벨이 아니게 된다.
4. DQS와 /DQS의 valid data window
가. DDR2에선 I/O data의 reference clock으로 DQS와 /DQS의 cross point를 사용한다.
나. Memory controller는 DQS, /DQS의 reference clock에 동기된 DQ로 부터 data를 latch 한다.
다. VREF 신호레벨을 기준으로 DQ의 high, low를 판별하게 된다.
라. DQS, /DQS의 drive performace가 서로 다를때 형성되는 window는 VREF와 DQ가 만드는
valid window보다 작게된다.
마. DQ와 DQS간의 skew는 data가 latch되는 시간이 줄어드는 결과를 초래한다.
5. OCD의 기능
가. OCD는 DRAM의 내부 output driver의 임피던스값을 조절할 수 있고 이는 DQ, DQS 그리고 /DQS의
전압을 조절하는 기능이다.
나. DQS, /DQS간의 cross point가 있고 VREF와 DQ간의 cross point가 있는데 optimize를 통하여
이 cross point간의 skew를 최소화 하게 한다.
다. 결과적으로 valid data window의 size는 최대가 되어 data를 latch하는 시간을 최대한으로 보장하게
된다.
6. OCD 세팅
가. DRAM의 drive mode에서 임피던스 측정. (SSTL_18일 경우 18±3Ω)
나. DRAM의 adjustment mode에서 임피던스 수정
다. 적절한 임피던스가 될 때까지 상기 항목을 반복
라. DDR2에서 임피던스값의 측정/비교하는 기능은 없기 때문에 외부 계측기가 필요하며 이 OCD
세팅은 EMRS 레지스터를 통하여 가능하다.
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
'[HARDWARE] > CORE' 카테고리의 다른 글
| DDR3 SDRAM의 동작원리 - ZQ CALIBRATION (0) | 2010.12.17 |
|---|---|
| DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY (2) | 2009.10.15 |
| DDR2 SDRAM의 동작원리 - ODT (15) | 2009.10.09 |
| DDR2 SDRAM의 동작원리 - 4bit PREFETCH (0) | 2009.10.09 |
2009. 10. 9. 15:08
DDR2 SDRAM에 새로이 적용된 기술들을 살펴보고 기존 DRAM들과의 차이점을 확인한다.
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - OCD
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. ODT
가. SIGNAL REFLECTION
전기적 신호가 전송선로를 따라서 진행하다가 선로의 끝에 부딫히면 신호가 반사되게 되며 이는
noise가 되어서 선로의 신호품질을 떨어뜨리게 된다.
이 신호의 reflection을 방지하기 위해 선로의 끝 부분에 적절한 값의 termination 저항을 사용하여
임피던스를 맞춰줘야 했다.
나. TERMINATION 저항
전송 선로의 끝 부분에 termination 저항을 붙여서 임피던스를 맞추는 방법은 신호의 반사를
막을 수 있었다.
하지만 DDR2 SDRAM이 동작하는 아주 높은 주파수에선 더이상 적합한 방법이 아니다.
아래의 그림처럼 DRAM2에 인가된 신호는 다시 DRAM1쪽으로 반사가되며 이는 DRAM1이
실제로 원하는 신호에 영향을 주게 된다.
제어할 필요가 생겼고 그 기술이 ODT 이다.
다. ODT
ODT 기술은 DRAM 내부에 termination 저항을 넣어서 제어함으로써 전송선로의 임피던스를
맞춰주는 기술이다.
선로의 임피던스를 맞춰줌으로써 신호가 DRAM2에서 반사되어 나오지 못하도록 하는 것이다.
ODT의 장점은 외부에 termination 저항을 다는것 보다 패턴들의 수를 줄일 수 있어서 패턴에 의한
영향이 적다는 것이며 부품의 숫자가 줄어들어서 비용적, 면적면에서도 장점이 있다.
ON/OFF도 제어할 수 있다.
ODT로 설정 가능한 저항값은 ∞, 50Ω, 75Ω, 150Ω 이 있으며 이 값들은 EMRS 레지스터를 통하여
설정 할 수 있다.
라. ODT의 구조
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - 4bit PREFETCH
☞ DDR2 SDRAM의 동작원리 - OCD
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. ODT
가. SIGNAL REFLECTION
전기적 신호가 전송선로를 따라서 진행하다가 선로의 끝에 부딫히면 신호가 반사되게 되며 이는
noise가 되어서 선로의 신호품질을 떨어뜨리게 된다.
이 신호의 reflection을 방지하기 위해 선로의 끝 부분에 적절한 값의 termination 저항을 사용하여
임피던스를 맞춰줘야 했다.
나. TERMINATION 저항
전송 선로의 끝 부분에 termination 저항을 붙여서 임피던스를 맞추는 방법은 신호의 반사를
막을 수 있었다.
하지만 DDR2 SDRAM이 동작하는 아주 높은 주파수에선 더이상 적합한 방법이 아니다.
아래의 그림처럼 DRAM2에 인가된 신호는 다시 DRAM1쪽으로 반사가되며 이는 DRAM1이
실제로 원하는 신호에 영향을 주게 된다.
제어할 필요가 생겼고 그 기술이 ODT 이다.
다. ODT
ODT 기술은 DRAM 내부에 termination 저항을 넣어서 제어함으로써 전송선로의 임피던스를
맞춰주는 기술이다.
선로의 임피던스를 맞춰줌으로써 신호가 DRAM2에서 반사되어 나오지 못하도록 하는 것이다.
ODT의 장점은 외부에 termination 저항을 다는것 보다 패턴들의 수를 줄일 수 있어서 패턴에 의한
영향이 적다는 것이며 부품의 숫자가 줄어들어서 비용적, 면적면에서도 장점이 있다.
ON/OFF도 제어할 수 있다.
ODT로 설정 가능한 저항값은 ∞, 50Ω, 75Ω, 150Ω 이 있으며 이 값들은 EMRS 레지스터를 통하여
설정 할 수 있다.
라. ODT의 구조
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
'[HARDWARE] > CORE' 카테고리의 다른 글
| DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY (2) | 2009.10.15 |
|---|---|
| DDR2 SDRAM의 동작원리 - OCD (0) | 2009.10.12 |
| DDR2 SDRAM의 동작원리 - 4bit PREFETCH (0) | 2009.10.09 |
| DDR2 SDRAM Layout Guide (1) | 2009.09.29 |
