'prefetch'에 해당되는 글 2건
- 2011.01.06 DDR3 SDRAM의 동작원리 - RESET, 8bit PREFETCH 1
- 2009.10.09 DDR2 SDRAM의 동작원리 - 4bit PREFETCH
2011. 1. 6. 15:51
이제 DDR2의 시대는 무르익다 못해 완숙했으며 바야흐로 DDR3의 시대가 도래했다.
기존의 DDR1, DDR2와 비교하여 DDR3에 새로이 적용되는 기술을 살펴보고 정확히 이해하여 시스템을
설계할 수 있어야겠다.
1. DDR3 SDRAM에 적용된 새로운 기능
가. ZQ CALIBRATION
나. DYNAMIC ODT
다. RESET, 8bit PREFETCH
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR3 SDRAM의 동작원리 - ZQ CALIBRATION
☞ DDR3 SDRAM의 동작원리 - DYNAMIC ODT
혹시 DDR1, DDR2 SDRAM에 대해서 학습이 필요하신 분은 본 블로그의 다른 포스트들을 먼저
숙지하시고 이 포스트를 접하셨으면 한다.
2. RESET
DDR3 SDRAM에선 device에 external reset이 추가되었다.
[RESET의 역할]
- Power-up동안 device의 pin들을 high-Z상태로 만들고 ODT를 disable한다.
- Device내부의 state machine을 reset하여 start-up하면서 발생할 수있는 에러를 방지한다.
- Reset이 low에 있는 동안 DRAM내부 회로가 initialize된다.
[RESET의 특징]
- Device의 initialize에도 사용되지만 warm boot에도 사용할 수 있다.
- DRAM에 저장되어 있던 data들과 mode register값들이 초기화 된다.
- Reset sequence전에 power supply는 stable되어야 한다.
- Power-up할 때 reset sequence에서 요구되는 period는 최소 200us.
- Warm reset sequence에서 요구되는 period는 최소 100ns.
[이전의 DDR SDRAM들과의 차이점]
- DDR3 이전의 DRAM들은 Initialization이 PRECHARGE나 AUTO REFRESH같은 command가
발생했을 때 이루어짐.
3. 8bit PREFETCH
DDR3 SDRAM은 8bit prefetch 구조를 가지고 있어서 동일한 동작 주파수라는 가정하에 DDR2보다
2배 빠른 속도로 동작한다. (DDR2 SDRAM은 4bit prefetch의 구조이다.)
다음의 그림에서 보면 DDR3 SDRAM의 memory core에서 I/O buffer쪽으로 8bit씩 데이터가 전달됨을
알 수 있다. 화살표의 방향은 read sequence를 나타낸다.
반대로 DRAM에 write할 때는 역 방향으로 동작하게 된다.
[참고]
New Features of DDR3 SDRAM
- ELPIDA -
DDR3 Power-Up, Initialization, and Reset
- MICRON -
기존의 DDR1, DDR2와 비교하여 DDR3에 새로이 적용되는 기술을 살펴보고 정확히 이해하여 시스템을
설계할 수 있어야겠다.
1. DDR3 SDRAM에 적용된 새로운 기능
가. ZQ CALIBRATION
나. DYNAMIC ODT
다. RESET, 8bit PREFETCH
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR3 SDRAM의 동작원리 - ZQ CALIBRATION
☞ DDR3 SDRAM의 동작원리 - DYNAMIC ODT
혹시 DDR1, DDR2 SDRAM에 대해서 학습이 필요하신 분은 본 블로그의 다른 포스트들을 먼저
숙지하시고 이 포스트를 접하셨으면 한다.
2. RESET
DDR3 SDRAM에선 device에 external reset이 추가되었다.
[RESET의 역할]
- Power-up동안 device의 pin들을 high-Z상태로 만들고 ODT를 disable한다.
- Device내부의 state machine을 reset하여 start-up하면서 발생할 수있는 에러를 방지한다.
- Reset이 low에 있는 동안 DRAM내부 회로가 initialize된다.
[RESET의 특징]
- Device의 initialize에도 사용되지만 warm boot에도 사용할 수 있다.
- DRAM에 저장되어 있던 data들과 mode register값들이 초기화 된다.
- Reset sequence전에 power supply는 stable되어야 한다.
- Power-up할 때 reset sequence에서 요구되는 period는 최소 200us.
- Warm reset sequence에서 요구되는 period는 최소 100ns.
[이전의 DDR SDRAM들과의 차이점]
- DDR3 이전의 DRAM들은 Initialization이 PRECHARGE나 AUTO REFRESH같은 command가
발생했을 때 이루어짐.
3. 8bit PREFETCH
DDR3 SDRAM은 8bit prefetch 구조를 가지고 있어서 동일한 동작 주파수라는 가정하에 DDR2보다
2배 빠른 속도로 동작한다. (DDR2 SDRAM은 4bit prefetch의 구조이다.)
다음의 그림에서 보면 DDR3 SDRAM의 memory core에서 I/O buffer쪽으로 8bit씩 데이터가 전달됨을
알 수 있다. 화살표의 방향은 read sequence를 나타낸다.
반대로 DRAM에 write할 때는 역 방향으로 동작하게 된다.
[참고]
New Features of DDR3 SDRAM
- ELPIDA -
DDR3 Power-Up, Initialization, and Reset
- MICRON -
'[HARDWARE] > CORE' 카테고리의 다른 글
| NAND FLASH의 구조와 특징 (11) | 2012.09.12 |
|---|---|
| DDR3 SDRAM의 동작원리 - DYNAMIC ODT (0) | 2010.12.21 |
| DDR3 SDRAM의 동작원리 - ZQ CALIBRATION (0) | 2010.12.17 |
| DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY (2) | 2009.10.15 |
2009. 10. 9. 10:55
DDR2 SDRAM에 새로이 적용된 기술들을 살펴보고 기존 DRAM들과의 차이점을 확인한다.
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - OCD
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. 4bit Prefetch
가. DRAM종류별 전송 속도 비교
SDR SDRAM보다 DDR SDRAM이 2배 빠르며 DDR SDRAM보다 DDR2 SDRAM이 2배 빠른데
그 이유는 prefetch에 있다.
DRAM component에 133MHz의 동작 주파수가 인가된다고 할 때 각 부분별로 속도의 예시를 보면
아래와 같다.
우선 미리 알아둬야 할 사항이 있다.
아래의 그림에서 볼 수 있듯이 DRAM의 내부 memory cell array가 동작하는 주파수
(internal frequency)가 있고 이 memory cell array에서 나온 데이터가 밖으로 나가는쪽인
I/O buffer가 동작하는 주파수(external frequency)가 있다.
우리가 PCB에서 측정하는 CPU와 DRAM간의 clock은 external frequency인 것이다.
나. 동작 설명
SDR SDRAM은 internal frequency가 external frequency와 동일하며 external frequency의
rising edge에 동기되어 데이터를 전송한다
DDR SDRAM도 internal frequency가 external frequency가 같다.
하지만 memory cell array에서 I/O buffer로 클럭당 2bit씩 prefetch를 하고 이 2bit의 데이터를 external
frequency의 rising과 falling edge 각 각에 데이터를 전송한다.
이는 SDR SDRAM보다 2배 빠른 전송 속도를 가능하게 한다.
DDR2 SDRAM은 internal frequency보다 2배 빠른 external frequency를 가지고 있다.
게다가 memory cell array에서 I/O buffer로 클럭당 4bit씩 prefetch를 한다.
그리곤 이 prefetch된 4bit의 데이터를 external frequency의 rising과 falling edge 각 각에 데이터를
전송하게되어 SDR SDRAM보다는 4배, DDR SDRAM보다는 2배 빠른 전송속도가 가능하게 된다.
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
1.DDR2 SDRAM에 적용된 new function
가. 4-bit PREFETCH
나. ODT (ON DIE TERMINATION)
다. OCD (OFF CHIP DRIVER)
라. POSTED CAS AND ADDITIVE LATENCY
상기의 function들에 대하여 하나씩 검토하기로 한다.
☞ DDR2 SDRAM의 동작원리 - ODT
☞ DDR2 SDRAM의 동작원리 - OCD
☞ DDR2 SDRAM의 동작원리 - POSTED CAS AND ADDITIVE LATENCY
2. 4bit Prefetch
가. DRAM종류별 전송 속도 비교
SDR SDRAM보다 DDR SDRAM이 2배 빠르며 DDR SDRAM보다 DDR2 SDRAM이 2배 빠른데
그 이유는 prefetch에 있다.
DRAM component에 133MHz의 동작 주파수가 인가된다고 할 때 각 부분별로 속도의 예시를 보면
아래와 같다.
우선 미리 알아둬야 할 사항이 있다.
아래의 그림에서 볼 수 있듯이 DRAM의 내부 memory cell array가 동작하는 주파수
(internal frequency)가 있고 이 memory cell array에서 나온 데이터가 밖으로 나가는쪽인
I/O buffer가 동작하는 주파수(external frequency)가 있다.
우리가 PCB에서 측정하는 CPU와 DRAM간의 clock은 external frequency인 것이다.
나. 동작 설명
SDR SDRAM은 internal frequency가 external frequency와 동일하며 external frequency의
rising edge에 동기되어 데이터를 전송한다
DDR SDRAM도 internal frequency가 external frequency가 같다.
하지만 memory cell array에서 I/O buffer로 클럭당 2bit씩 prefetch를 하고 이 2bit의 데이터를 external
frequency의 rising과 falling edge 각 각에 데이터를 전송한다.
이는 SDR SDRAM보다 2배 빠른 전송 속도를 가능하게 한다.
DDR2 SDRAM은 internal frequency보다 2배 빠른 external frequency를 가지고 있다.
게다가 memory cell array에서 I/O buffer로 클럭당 4bit씩 prefetch를 한다.
그리곤 이 prefetch된 4bit의 데이터를 external frequency의 rising과 falling edge 각 각에 데이터를
전송하게되어 SDR SDRAM보다는 4배, DDR SDRAM보다는 2배 빠른 전송속도가 가능하게 된다.
[참고]
HOW TO USE DDR2 SDRAM
- ELPIDA -
DDR2 SDRAM TECHNOLOGY
- ELPIDA -
'[HARDWARE] > CORE' 카테고리의 다른 글
| DDR2 SDRAM의 동작원리 - OCD (0) | 2009.10.12 |
|---|---|
| DDR2 SDRAM의 동작원리 - ODT (15) | 2009.10.09 |
| DDR2 SDRAM Layout Guide (1) | 2009.09.29 |
| DDR SDRAM의 동작 구조 (0) | 2009.09.25 |
